CPU Architecture
16 bytes/cycle memory BW
128 Kbyte L1 cache
Pre-fetch ; 16 open transactions
pre-load bypassing cache
160 FP registers
2 FP pipelines
4 flops/cycle
Vorherige Folie
Nächste Folie
Zurück zur ersten Folie
Graphik-Version anzeigen