nec_09mar2004_training_1
Seite
Seite
Seite
Seite
Seite
Seite
Seite
Seite
Seite
Seite
Seite
Seite
Seite
NEC IA-32 Cluster
NEC's SX-Series: Innovation since 1983
NEC's Goals: The Vector Architecture
SX-5 The Specifications
SX-5 HLRS Installation
Seite
SX-6+ Technology Breakthrough
NEC Vector CPU Evolution
NEC Memory Evolution
CPU-Memory Connection full node SX-6+
Single Node Small Configuration SX-6
Vector Unit Architecture SX-5
SX-5 Vector Unit Block Diagram
Seite
Scalar CPU: SX-5/6
SX-5/6 Scalar Unit Block Diagram
Seite
Parallelization: SX-6
Memory Bandwidth I
Memory Bandwidth II
Seite
IEEE Format (float0) !!!
Word-Length
Compatibility
Seite
Seite
Pipelining (cont.)
Seite
Pipelining (cont.)
Simple Example: Data Parallelism
Pipelining (cont.)
Simple Example: Data Parallelism
Pipelining (cont.)
Pipelining (cont.)
Pipelining (cont.)
Seite
Seite
Seite
Seite
Seite
Seite
Seite
Seite